单片机--Cortex-M架构特性梳理
Cortex-M 架构特性梳理
我们平常打交道的单片机，也常叫MCU（微控制器），它们大都采用ARM的Cortex-M架构，本文就把Cortex-M的核心特性、设计逻辑一次性梳理下。对之后写裸机驱动或者调RTOS时，可能用到。
Cortex-M设计定位
Cortex-M 是 ARM 面向微控制器（MCU）场景定制的嵌入式内核，核心设计目标为低延迟中断响应、极简外设操作逻辑，凭借精简指令集与硬件化实时特性，目前已成为全球嵌入式 MCU 领域主流架构选型。
Cortex-M 家族成员
Cortex-M系列针对不同应用场景，推出多款差异化内核，从低功耗入门级到高性能,主要如下：
| 内核 | 特点 | 常见芯片 |
|---|---|---|
| M0 / M0+ | 极简架构，极低功耗，硬件逻辑最简，成本可控，主打超低功耗边缘节点 | STM32F0、NXP LPC |
| M3 | ortex-M系列首款主流商用内核，性能与功耗平衡，无浮点与DSP单元，通用性极强 | STM32F1、GD32F1系列 |
| M4 | 在M3基础上集成硬件DSP单元与单精度浮点运算单元（FPU），适配信号处理、算法运算场景 | STM32F4 |
| M7 | 高性能内核，集成高速缓存（Cache），主频大幅提升，支持复杂算法与高速数据处理 | STM32F7 / H7 |
| M23 / M33 | 集成ARM TrustZone硬件安全机制，支持代码与数据安全隔离，适配物联网安全、可信计算场景 | STM32U5系列、Nordic nRF91系列 |
工业控制、物联网网关、通用嵌入式主控等主流场景当前仍以 Cortex-M3/M4/M7为核心选型。
指令集架构：Thumb-2
Cortex-M 系列仅支持Thumb指令集体系，Thumb-2 为 16/32 位混合指令架构，无需模式切换：
16 位短指令适配常规逻辑操作，代码密度提升 30% 以上，大幅压缩 Flash 占用；
32 位指令支撑复杂运算与批量数据搬运，兼顾精简性与执行效率；
相比纯 16 位 Thumb 指令，执行复杂操作无需多指令拆分，性能提升 40% 左右。
寄存器模型
通用寄存器组,核心寄存器分类如下：
| 名称 | 通用寄存器 |
|---|---|
| R0–R12 | 通用寄存器，用于数据存储、运算与参数传递 |
| R13 | SP（栈指针）专属指向堆栈栈顶地址 |
| R14 | LR（返回地址）存储子程序调用或中断触发前的程序返回地址 |
| R15 | PC（程序计数器）存储下一条待执行指令的地址 |
双堆栈指针机制
Cortex-M 原生支持双堆栈指针架构，为 RTOS 任务调度提供硬件级支撑：
MSP（主堆栈指针）：内核异常、中断服务程序、系统初始化阶段专用，保障内核操作堆栈独立性；
PSP（进程堆栈指针）：用户线程、RTOS 应用任务专用，实现用户态与内核态堆栈空间隔离，避免相互干扰。
异常与中断机制
Cortex-M 依托硬件化异常向量表与 NVIC（嵌套向量中断控制器），实现微秒级中断响应，是其适配实时嵌入式系统的核心优势：
向量表固定入口：
| 地址 | 描述 |
|---|---|
| 0x00000000： | 初始主堆栈指针（MSP）地址 |
| 0x00000004： | 系统复位异常（Reset）入口 |
| 0x00000008： | 不可屏蔽中断（NMI）入口 |
| 0x0000000C： | 硬件错误异常（HardFault）入口 |
NVIC 核心特性：
硬件自动完成上下文保存/恢复，无需软件编写堆栈操作代码；
支持中断嵌套抢占，高优先级中断可打断低优先级中断执行；
中断延迟最低仅需 6 个 CPU 时钟周期，满足工业控制、电机驱动等强实时场景要求；
支持最多 240 个外部中断源，优先级灵活可配。
Cortex-M内核异常优先级遵循数字越小、优先级越高的核心规则，优先级分为两级架构：
- 抢占优先级：决定中断是否可嵌套，高抢占优先级中断可抢占低抢占优先级中断；
- 响应优先级（子优先级）：抢占优先级相同时，响应优先级更高的中断优先执行，同级无抢占机制。
开发中通过配置 NVIC 优先级分组寄存器，实现抢占优先级与响应优先级的位数分配。
内存映射与保护机制
Cortex-M 采用统一地址空间架构，程序存储、数据存储、外设寄存器全部映射至线性地址空间，无独立外设地址总线：
Flash 区域：映射至固定地址段，存储程序代码、常量数据，掉电非易失；
SRAM 区域：存储运行时变量、堆栈数据，高速读写，掉电丢失；
外设区域：所有片内外设寄存器均映射为内存地址，可直接通过内存读写操作外设（如 GPIOA->ODR = 1 直接控制 GPIO 输出）。
Cortex-M 无 MMU，不支持虚拟地址与内存分页，仅集成 MPU（内存保护单元）：
可配置内存空间访问权限，防止用户任务非法访问内核空间、其他任务堆栈或外设寄存器，避免程序跑飞；
实现 RTOS 多任务间内存安全隔离，提升系统稳定性；
裸机开发通常无需启用，RTOS 高级应用按需配置。
标准启动流程
Cortex-M内核芯片上电复位后，执行严格的硬件初始化流程，在进入用户main函数前，完成底层系统初始化，核心步骤如下：
- 读取初始堆栈指针：从异常向量表0x00000000地址读取初始MSP值，完成主堆栈初始化；
- 进入复位服务程序：跳转到向量表中Reset_Handler复位函数入口，执行系统底层初始化；
- 堆栈空间配置：完成主堆栈与进程堆栈的地址划分与空间初始化；
- 数据段拷贝：将Flash中已初始化的全局变量、静态变量数据拷贝至SRAM对应.data段；
- 零初始化段清零：将SRAM中未初始化的全局变量、静态变量所在.bss段全部清零；
- 调用用户main函数：底层初始化完成后，跳转至用户编写的main函数，执行应用程序逻辑。
